Сергей Кривченко in icDesignCommunity

Yuri Panchul

Уплыть тайминг от удаления сброса? Такое наверное возможно только в случае описанном Клиффом Каммингсом, когда в одном always-блоке часть триггеров с сбросом, а другая часть нет. Это неправильный код, который нужно переписать - сделать отдельные always-блоки…

Нет, я именно про корректно написанный код) Приведу тогда пример:
Сигналы синхронного "сброса" и "загрузки" общие для целого LAB-а (у Cyclone IV в 1 LAB-е содержится 16 LE). Допустим, есть сигнал 'valid' и шина данных 8 битная. Если мы заведем синхронный сброс и на valid, и на шину данных, то САПР может упаковать наши 9 регистров в 1 LAB. А вот если захотим, чтобы valid был со сбросом, а шина - нет, то САПРу придется их разнести в разные LAB-ы: у одного будет задействован синхронный сброс, а у другого нет. Если чип пустой, то никаких проблем, а вот если он загружен на 90+% по использованным LE, то не факт, что САПР сможет развести дизайн.

www.group-telegram.com/us/icDesignCommunity.com/2221

Nov 20, 2024 at 06:09

Нет, я именно про корректно написанный код) Приведу тогда пример:
Сигналы синхронного "сброса" и "загрузки" общие для целого LAB-а (у Cyclone IV в 1 LAB-е содержится 16 LE). Допустим, есть сигнал 'valid' и шина данных 8 битная. Если мы заведем синхронный сброс и на valid, и на шину данных, то САПР может упаковать наши 9 регистров в 1 LAB. А вот если захотим, чтобы valid был со сбросом, а шина - нет, то САПРу придется их разнести в разные LAB-ы: у одного будет задействован синхронный сброс, а у другого нет. Если чип пустой, то никаких проблем, а вот если он загружен на 90+% по использованным LE, то не факт, что САПР сможет развести дизайн.

BY Сергей Кривченко in icDesignCommunity